Việc sản xuất chip nhỏ hơn đã thống trị cuộc tranh luận về chất bán dẫn trong nhiều năm, nhưng bước nhảy vọt lớn tiếp theo của TSMC có thể đến từ cách đóng gói những con chip đó. Theo nhà phân tích Ming-Chi Kuo, công ty đang phát triển công nghệ Chip-on-Panel-on-Substrate hay CoPoS mới, hứa hẹn giảm chi phí sản xuất đồng thời mang lại hiệu suất tốt hơn cho các bộ xử lý AI trong tương lai.
Bao bì CoPoS của TSMC có thể làm cho chip AI trong tương lai vừa rẻ hơn vừa nhanh hơn
trong một bài đăng gần đây trên XMing-Chi Kuo tiết lộ rằng TSMC đang nghiên cứu CoPoS, một kiến trúc đóng gói tiên tiến thay thế quy trình sản xuất dựa trên tấm wafer thông thường bằng quy trình xử lý ở cấp độ bảng điều khiển. Việc chuyển sang các tấm hình chữ nhật cho phép sử dụng vật liệu tốt hơn và hỗ trợ các kích thước gói lớn hơn đáng kể, khiến nó trở nên đặc biệt hấp dẫn đối với các máy gia tốc AI ngày càng phức tạp. Hơn nữa, các báo cáo cho thấy công nghệ này có thể được đưa vào sản xuất hàng loạt vào khoảng năm 2028.
Những điểm nổi bật chính về bao bì tiên tiến thế hệ tiếp theo của TSMC, CoPoS (đã bỏ qua các chi tiết kỹ thuật có sẵn công khai):
1. CoPoS hiện dự kiến sẽ được đưa vào sản xuất hàng loạt trong nửa cuối năm 28. Nó được thiết kế để cải thiện tính kinh tế của các gói hàng cực lớn trên loại kích thước kẻ ô 9,5x,…— 郭明錤｜Ming-Chi Kuo (@mingchikuo) Ngày 11 tháng 6 năm 2026
Kuo cũng làm rõ rằng, trái với một số cách giải thích ban đầu, thủy tinh chỉ được sử dụng làm chất mang tạm thời trong quá trình sản xuất chứ không trở thành một phần của bao bì hoàn thiện. Chất nền cuối cùng vẫn là chất nền thông thường, trong khi quy trình mới nhằm mục đích giảm chất thải và nâng cao hiệu quả sản xuất mà không làm giảm hiệu suất.
Video được đề xuất
Công nghệ này dự kiến sẽ bổ sung cho bao bì CoWoS hiện có của TSMC thay vì thay thế hoàn toàn. Các báo cáo cũng cho rằng các chip AI Feynman trong tương lai của NVIDIA là những chip có tiềm năng được áp dụng sớm, do nhu cầu ngày càng tăng của ngành đối với các gói AI ngày càng lớn hơn được trang bị các chiplet tính toán và bộ nhớ băng thông cao.
Hóa ra cải tiến lớn nhất có thể không nằm ở bên trong con chip
Điều buồn cười là việc thu nhỏ bóng bán dẫn không còn là cách duy nhất để đạt được hiệu suất. Khi các mô hình AI yêu cầu nhiều bộ nhớ hơn, tính toán nhiều hơn và nhiều băng thông hơn, việc đóng gói tiên tiến đã lặng lẽ trở thành một trong những chiến trường nóng nhất của ngành bán dẫn, với các công ty đang tìm kiếm những cách thông minh hơn để kết hợp mọi thứ lại với nhau.
Nếu CoPoS thực hiện đúng lời hứa của mình, nó có thể giúp giảm chi phí sản xuất đồng thời cho phép các bộ xử lý AI lớn hơn và có khả năng cao hơn. Điều đó nghe có vẻ không hào nhoáng như nút quy trình 2nm mới, nhưng trong cuộc đua AI ngày nay, cách bạn đóng gói một con chip đang nhanh chóng trở nên quan trọng như cách bạn sản xuất nó.
Nguồn DigitalTrend